Kondisi 8:
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=don’t care, B2=1
2. Gambar Rangkaian Simulasi[Kembali]
.png)
Gambar di atas memperlihatkan sebuah rangkaian T Flip-Flop. T Flip-Flop, atau dikenal juga sebagai flip-flop toggle, merupakan varian dari J-K Flip-Flop di mana kedua inputnya (J dan K) digabungkan menjadi satu input tunggal, sehingga hanya ada satu masukan. Karakteristik utama flip-flop ini adalah outputnya selalu berubah atau toggle, berlawanan dengan kondisi sebelumnya. Input T merupakan satu-satunya input yang mengontrol flip-flop ini, sementara outputnya tetap terdiri dari dua terminal, seperti flip-flop pada umumnya. Jika output awalnya bernilai 0, maka setelah menerima sinyal pemicu, output akan berubah menjadi 1, dan sebaliknya, jika output bernilai 1, setelah pemicu, output akan kembali menjadi 0. Karena perilaku perubahan kondisi ini, flip-flop ini dikenal sebagai flip-flop toggle.
Rangkaian flip-flop yang diuji memiliki 5 terminal input dan 2 terminal output. Terminal input Reset (R) terhubung ke B0, Set (S) ke B1, sementara J dan K dihubungkan ke VCC, dan clock terhubung ke B2. Untuk terminal output, Q terhubung ke pin 5, dan Q' terhubung ke pin 6. Dalam percobaan ini, clock beroperasi pada kondisi aktif rendah (active low), yang berarti clock aktif ketika bernilai logika 0. Namun, dalam kondisi yang diuji, clock berada pada logika 1, sehingga clock tidak aktif. Karena clock dalam keadaan tidak aktif, output yang dihasilkan adalah Q = 0 dan Q' = 1, di mana Q' adalah kebalikan dari Q.
Jika clock diubah menjadi logika 0, clock akan menjadi aktif dan memungkinkan fungsi toggle beroperasi. Output akan berubah dari 0 menjadi 1, dan kemudian dari 1 kembali menjadi 0 sesuai dengan perubahan sinyal pemicu.
Tidak ada komentar:
Posting Komentar